Altera MAX PLUS program 및 CPLD 사용설명(說明) NAND/NOR 게이트를 이용한 실습
페이지 정보
작성일 21-04-02 15:49
본문
Download : Altera MAX_PLUS program 및 CPLD 사용설명 NANDNOR 게이트를 이용한 실습.hwp
5. gdf file에서 행해질 일이 모두 끝난 후에는 저장을 하고, 이어 compile을 한다. CPLD 킷의 switch는 조교에게 문의 후 승인 후에만 변경한다.
그렇지 않으면 프로그램(program]) 은 이전의 file을 실행한다.
3. file에서 project에 들어가서 현재의 file이 선택되어 다음 절차를 거치도록 setting을 해야한다.
2. device를 assign한다.
6. 다음은 CPLD 에 프로그램(program]) 을 입력하여, 동작을 시키는 과정인데, (이하 ‘chip을 굽다’, 또는 ‘programming하다‘로 표현을 한다.
2.simulation을 실행하면 된다된다.
LED와 Key 입력의 pin 번호를 참조하고, 외부출력과 내부 클럭을 사용할지를 pin의
number 에 의해 결정된다된다.,공학기술,레포트
순서
레포트/공학기술
Download : Altera MAX_PLUS program 및 CPLD 사용설명 NANDNOR 게이트를 이용한 실습.hwp( 87 )
[참고]AzeotropeMixture
설명
1.목적
2. 기본理論(이론)
3. 實驗 부품
4. 實驗과정
5. 實驗고찰
2. 기본理論(이론)
1. Altera MAX_PLUS program의 실행순서와 CPLD kit 사용법
1. gdf file을 만든다.
4. gdf file에서 각각의 입력과 출력 pin의 이름의 다르게 입력하고 pin을 assign 해야한다.) 동작이 제대로 이루어지는지를 key 와 LED 등의 번호를
확인해가며 검사한다.
1. gdf file을 끝마치고, waveform editor를 실행하고, 이어 snf file을 작성한 후 이를 저장한다.
compile에서 error가 나타나면 gdf file의 오류를 검사하고, warning은 무시한다.
참고) 프로그램(program]) 의 동작이 원하는 데로 이루어지는 지 program 상에서 검사할 수 있다 이것을 다음의 과정을 거치면 된다된다. device는 FLEX10K의 EPF10K40RC240-4 이다.
3. 實驗 부품
586급 PC 한 대
CPLD package 1개
Logic tester
4. 實驗과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 observation할 수 있…(省略)
Altera MAX PLUS program 및 CPLD 사용설명(說明) NAND/NOR 게이트를 이용한 실습
[참고]AzeotropeMixture , Altera MAX PLUS program 및 CPLD 사용설명 NAND/NOR 게이트를 이용한 실습공학기술레포트 ,
다.
